17373

17373

پياده سازي دو بلوك رمزنگار موازي به منظور بهبود مقاومت در برابر حملات تفاضلي توان (DPA) در الگوريتم رمزنگاري استاندارد پيشرفته (AES)

كارشناسي ارشد

الكترونيك

بهمن 1395

دكتر ستار ميرزا كوچكي

برق

چكيده از آنجا كه در سيستم¬هاي رمزنگاري حمله به پياده¬سازي انجام مي¬گيرد، مقاوم كردن روش¬هاي پياده¬سازي در برابر چنين حملاتي بسيار حائز اهميت است. حمله تحليل تفاضلي توان قوي¬ترين حمله¬اي است كه تنها با استفاده از مصرف توان به بازيابي كليد مي¬پردازد. روش¬هاي متنوعي به منظور جلوگيري از اين نوع حملات توسط محققين ارائه گرديده كه مقاوم¬سازي مدارات و ارتقاء تكنولوژي ساخت، ايجاد پروس¬هاي تصادفي در سطح گيت و تقليل تاثير اطلاعات مورد پردازش در مصرف توان از آن دسته مي¬باشند. اما از آنجا كه روش حمله تحليل تفاضلي توان (DPA) مبتني بر پيش¬بيني اطلاعات بر اساس حدس بخشي از كليد و در نتيجه بررسي رفتار مصرف توان جهت آزمون صحت حدس كليد مي¬باشد، ايده اصلي در رويكرد ارائه شده پيش¬بيني ناپذير نمودن مقادير توليد شده در روند رمزنگاري مستقل از مدارات و محيطي است كه رمزنگار در آن پياده مي¬شود. رويكرد جديد معماري نويني از سيستم رمزنگاراستاندارد (AES) مي¬باشد كه از بلوك¬هاي موازي مكمل (CPB) استفاده مي¬كند تا اطلاعات مكملي را با ترتيب تصادفي روي مسير-هاي مصرف توان انتشار دهد و بدين ترتيب اطلاعات نشت پيدا كرده به شكل تغييرات مصرف توان را غير قابل رديابي نمايد. در اين روش بلوك¬هاي مكمل AES بايد طراحي شوند، در مرحله بعد روند اجرا به شكل تصادفي بلوك معمولي يا مكمل را گزينش نموده و اجرا مي¬كند. اين گزينش تصادفي به علت وابسته بودن به كليد رمزنگار غير¬قابل پيش¬بيني مي¬باشد. ايده¬هاي مطرح شده در اين تحقيق بوسيله شبيه¬سازي مورد بررسي قرار گرفته¬اند و نمودارهاي مصرف توان در هر دو حالت AES معمولي و مقاوم شده به خوبي نشان مي¬دهند كه در سيستم رمزنگار پيشنهادي سيگنال¬هاي نشت اطلاعات از نمودار حذف شده¬اند. همچنين يك پياده¬سازي نمونه به شكل درايو USB نيز اجرا شده¬است. اين تحقيق بر روي حملات DPA كه بر عليه سيستم¬هاي رمزنگاري AES انجام مي¬شوند متمركز است اما روش ارائه شده مي¬تواند براي رنج وسيعي از سيستم¬ها و انواع مختلفي از حملات كه بر اساس مصرف توان ترتيب داده مي¬شوند مورد استفاده قرار گيرد. اين رويكرد در سطح بلوكي پياده¬سازي شده¬است كه در مقايسه با سطوح گيت و ترانزيستور كاربردي¬تر و مقرون بصرفه¬تر مي¬باشد. واژه‌هاي كليدي: سيستم رمزنگار پيشرفته (AES)، تحليل تفاضلي توان (DPA)، تحليل كانال جانبي (SCA)، رمزنگاري، رمزكننده بلوكي.

1396/03/10

1/1/1900 12:00:00 AM

Abstract: Since implementation is mostly attacked in cryptography systems, thus strengthening the implementation methods against such attacks is of paramount importance. Differential power analysis attack is the most powerful one that only deals with the power consumption to retrieve the key. A variety of methods have been proposed by researchers to prevent this type of attacks, including strengthening circuits and upgrading manufacturing technology, creating random processes at the gate level, and reducing the effect of processing data on power consumption. However, because the data prediction-based (DPA) method is based upon the estimation of part of the key, and therefore, on the basis of investigation of the power consumption behavior to test the validity of the key estimation, the main idea of the proposed approach is to make the quantities obtained in the encryption process unpredictable independent of the circuit and the environment in which the encryption is implemented. The new approach is a novel architecture of AES that utilizes complementary parallel blocks (CPB) to propagate additional information on the power consumption routes in random order, and thereby leaked information in the form of power consumption variations becomes non-trackable. With this method, equivalent complementary blocks of AES should be designed. In the next stage, the implementation process selects complementary or normal block at random and runs it. This random selection is unpredictable due to its dependence on encrypting key. This research focuses on DPA attacks performed against AES encryption systems. However, the proposed method could be extensively employed to various systems and against numerous attacks that are devised based on power consumption. This approach is implemented on block level that is more applicable and cost-effective than gate and transistor levels. Keywords: Advanced Encryption Standard (AES), Power Differential Analysis (DPA), Side Channel Analysis (SCA), Cryptography, Block Cipher.