17742

17742

طراحي و شبيه سازي يك تقويت كننده ابزاردقيق حالت جرياني برمبناي ناقل هاي جريان تمام تفاضلي نسل دوم

كارشناسي ارشد

الكترونيك

خرداد 1396

دكتر سيد جواد ازهري

برق

چكيده موضوع اين پژوهش طراحي تقويت¬كننده ابزار دقيق حالت جرياني (CMIA) مي¬باشد. به منظور رفع نياز به بلوك¬هاي همجور و ايجاد قابليت دريافت هر دو نوع سيگنال¬هاي ورودي ولتاژي و جرياني، طراحي پيش¬رو بر پايه ناقل جريان تمام تفاضلي نسل دوم (FDCCII) انجام يافته است. طراحي FDCCII نيز به منظور استفاده از آن به عنوان (CMIA)بانسبت رد حالت مشترك (CMRR) بهبود يافته بر پايه حلقه تراخطي و آينه ¬جريان¬هاي ستوني نوسان¬بلند انجام گرفته است. اين مدار با استفاده از تكنولوژي ترانزيستورهاي MOSFET طراحي شده و جانمايي مدار توسط نرم‌افزار CADENCE و با رعايت قوانين جانمايي ترسيم شده است. بررسي عملكرد مدار CMIA طراحي شده قبل از جانمايي توسط هر دو نرم‌افزار HSPICE و CADENCE (با دو طراحي متفاوت)، و بعد از جانمايي توسط نرم¬افزار CADENCE و با استفاده از فايل كتابخانه¬اي تكنولوژي 0.18 µm شركت TSMS انجام شده است. لازم به يادآوري است كه در تمامي سطوح شبيه¬سازي و در هر دو نرم¬افزار، تحليل مونت¬كارلو انجام گرفته است. اضافه مي¬نماييم كه در شرايطي كه ساخت مدارهاي مجتمع به هرعلت مقدور نيست، عامه جهانيان تركيب پساجانمايي با مونت¬كارلو را بعنوان نزديكترين و شبيه¬ترين جايگزين ساخت قبول دارند. علاوه بر طراحي FDCCII براي كاربرد CMIA ، كارهاي مرتبط ديگري از جمله استفاده از بلوك تفريق¬كننده جريان در خروجي FDCCII و همچنين افزودن مدار پس¬خور حالت مشترك (CMFB) به مدار CMIA براي بهبود مقدار و پهناي¬باند CMRR تقويت¬كننده طراحي شده، انجام پذيرفته است. شبيه¬سازي¬هاي قبل و بعد از جانمايي (بااستخراج RC )CMIA در نرم¬افزار CADENCE HSPICE) ( و در بارمقاومتيRL=1KΩ (RL=1KΩ) و (RX=1.4KΩ) RX=1.42KΩ به ترتيب نتايج زير را حاصل مي¬كنند: توان مصرفي قبل و بعد از جانمايي 522.2 μW, 521.7 μW 348µW) ( در ولتاژهاي تغذيه ±1V (±1V) مي¬باشد. پهناي باند 3dBبهره تفاضلي اين تقويت¬كننده براي ورودي¬هاي ولتاژي قبل و بعد از جانمايي به ترتيب8.35MHz, 8.42MHz (9.08MHz) وبراي ورودي جرياني8.86MHz, 9.02MHz (10.5 MHz) مي¬باشد. مقدار CMRR تقويت¬كننده براي ورودي ولتاژي قبل و بعد ازجانمايي به ترتيب219.9dB, 224.9dB (227.4dB) وبراي ورودي هاي جرياني نيز 99.5dB, 104dB (186dB) با پهناي باند3dB به ترتيب برابر با7.2KHz , 6.95KHz (8.98 KHz) براي تقويت¬كننده ولتاژ و0.92KHz, 0.94KHz (38KHz) براي تقويت¬كننده جريان مي¬باشد. مقادير PSRR+ براي تقويت¬كننده قبل و بعد از جانمايي به ترتيب 108.8dB,110dB (101.6dB) و PSRR- نيز به ترتيب 92.25dB, 92.70dB (84dB) مي¬باشد. همچنين نتايج مونت كارلو براي پهناي باند 3dBبهره تفاضلي اين تقويت¬كننده براي ورودي¬هاي ولتاژي قبل و بعد از جانمايي به ترتيب8.37MHz, 8.25MHz وبراي ورودي جرياني8.62MHz, 8.91MHz مي¬باشد و نتايج مونت كارلو براي مقدار CMRR تقويت¬كننده براي ورودي ولتاژي قبل وبعدازجانمايي به ترتيب213dB, 219.4dB (228.68 dB) وبراي ورودي هاي جرياني نيز 95.3dB, 98.3dB (186.06dB) با پهناي باند3dB به ترتيب برابر با6.83 KHz , 7.12 KHz (8.68KHz) براي تقويت¬كننده ولتاژ و0.9KHz, 0.95KHz (37.7KHz) براي تقويت¬كننده جريان مي¬باشد. همچنين مقدارامپدانس تفاضلي ورودي جرياني(rx) نيزقبل و بعد از جانمايي به ترتيب113.1Ω, 111.7Ω (160Ω) باپهناي باند3dB برابر با 5.9MHz, 6MHz مي¬باشد. نزديكي خوب مقادير هر پارامتر در شبيه¬سازي¬هاي مختلف از مقاومت زياد CMIA به تغييرات PVT (فرايند، منبع تغذيه و گرما) خبر مي¬دهد. ولتاژآف-ست خروجي نيز برابر با 2.21µv (2.23µv) مي¬باشد. جانمايي در مساحتي به مقدار 63.4 μm *87 μm طراحي شده است. همچنين نتايج تكميلي براي اين تقويت¬كننده در نرم افزار HSPICE بدست آمده¬اند كه ازجمله: محدوده پوياي سيگنال¬هاي تفاضلي ورودي 240 uA- تا240 uA براي ورودي¬هاي جرياني و-180 mV تا 180 mV براي ورودي¬هاي ولتاژي ، THDV (sin-1kHz,1mV)=0.219% براي ورودي ولتاژي و THDI (sin-1kHz-1uA)=0.209% براي ورودي جرياني، SRV+/SRV- = 0.135(V/us) / -0.589 (V/us) براي ورودي ولتاژي وSRI+/SRI- = 32.4(uA/us) / -24.4 (uA/us) براي ورودي جرياني مي¬باشند. شبيه¬سازي براي تقويت¬كننده جريان پهن¬باند در نرم¬افزار HSPICE نتايج زير را مي¬دهد: توان مصرفي369µW در ولتاژهاي تغذيه ±1V و RL=1KΩ و RX=30KΩ مي¬باشد. پهناي باند 3dBبهره مقاومتي تفاضلي اين تقويت¬كننده براي ورودي جرياني 38.4MHz مي¬باشد. مقدار CMRR تقويت¬كننده براي ورودي جرياني 185.2dBبا پهناي باند3dB برابر با139KHz مي¬باشد. مقادير PSRR+ و PSRR- نيز به ترتيب 98dB, 131dB مي¬باشد.

1396/06/14

6/21/2018 12:00:00 AM

In this thesis a novel topology for implementing CMIA is proposed. The proposed CMIA although benefiting from current mode signal processing,but compared to other topologies have been already reported adapted to either current or voltage inputs is uniquely adapted to both input current and voltage signals that makes it so versatile. Unlike the most of the previously reported instrumentation amplifiers (IA), the proposed IA doesn't need well-matched resistors or active building blocks in order to obtain high CMRR; this makes it a good choice for integration. In the proposed circuit, CMRR as the most important property of IA has been greatly improved using translinear loop and high swing cascod current mirrors. Also by adding a current subtracting block and a Common Mode Feedback stage to the improved FDCCII (as the main part of the design) the proposed CMIA achieves many many improvement including High CMRR and wide bandwidth. The CMIA has been designed using TSMC 0.18um CMOS 2P6M Technology under the supply voltages of ±1 V. The layout has been done in CADENCE with respect to all matching rules. The pre-layout and post-layout (RC parasitic extraction) performances of the CMIA by using of HSPICE and CADENCE (in two different design) verify the circuit analysis. Post lay-out simulation has been done using CADENCE. in HSPICE / pre-layout(CADENCE) / post-layout (CADENCE, with RC extract) simulations the CMIA has achieve voltage CMRR of 227.4dB / 224.9dB / 219.9dB, current CMRR of 186dB / 104dB / 99.5dB, voltage CMRR 3dB-bandwidth of 8.98kHz / 7.2kHz / 6.95kHz, current CMRR 3dB-bandwidth of 38kHz / 0.94kHz / 0.92kHz, differential voltage gain 3dB-bandwidth of 9.08MHz / 8.42MHz / 8.35MHz, differential current gain 3dB-bandwidth of 10.5MHz / 9.02MHz / 8.86MHz, PSRR+ of 101.6dB / 110dB / 108.8dB and PSRR- is 84dB/ 92.7dB/ 92.2dB, Intrinsic resistance of the current input (rx) is 160Ω / 111.7Ω / 113.1Ω and power dissipation is 348μW / 521.7μW / 522.2μW respectively. Monte Carlo results in HSPICE / pre-layout(CADENCE) / post-layout (CADENCE, with RC extract) simulations the CMIA has achieve voltage CMRR of 228.68dB / 219.4dB / 213dB, current CMRR of 186.06dB / 98.3dB / 95.3dB, voltage CMRR 3dB-bandwidth of 7.12kHz / 6.83kHz / 6.68kHz, and current CMRR 3dB-bandwidth of 37.7kHz / 0.95kHz / 0.9kHz. In addition Monte Carlo results in pre-layout (CADENCE) / post-layout (CADENCE, with RC extract) the CMIA has achieve differential voltage gain 3dB-bandwidth of 8.37MHz / 8.25MHz, and differential current gain 3dB-bandwidth of 8.91MHz / 8.62MHz. Exceptionally, various results are tightly close that altogether prove CMIA’s well PVT insensitivity. The layout area of the CMIA is measured as 63.4μm*87μm. Furthure more some additional results had done in HSPICE which are as follows: dynamic ranges for voltage and current differential inputs are -180mV to 190mV and -240uA to 240uA, THD for sinusoidal voltage input signal is THDV (sin-1kHz,1mV)=0.219% and for sinusoidal current input signal is THDI (sin-1kHz-1uA)=0.209% and output slew rate for voltage and current input signals are SRV+/SRV- = 0.135(V/us) / -0.589 (V/us) and SRI+/SRI- = 32.4(uA/us) / -24.4 (uA/us) respectively. The HSPICE results for broad band-width current amplifier are as follows: power consumption is 369µW under 2±1V supply voltage, RL=1kΩ and RX=30kΩ. 3dB band-width of differential resistance gain for current inputs is 38.4MHz. Low frequencies CMRR for current input is 185.2dB with 3dB band-width of 139 kHz. Additionally PSRR+ and PSRR- for this amplifier are 131dB and 98dB respectively.