20231

۲۰۲۳۱

طراحي و شبيه سازي ترانزيستور يونيزاسيون برخوردي نانومتري

كارشناسي ارشد

الكترونيك

1395

۱۳۹۷/۱۲/۱۸

دكتر محمد عظيم كرمي

برق

كوچك‌سازي ترانزيستورهاي استاندارد MOSFET منجر به افزايش نوسان زيرآستانه و در نتيجه افزايش مقدار مصرف توان مي‌شود. همچنين، تقاضا براي ادوات با سرعت كليدزني بالا به منظور رسيدن به كليد ايده‌آل در مدارات منطقي رو به رشد است. از اين رو، تمايل به كاهش مقدار نوسان زيرآستانه به منظور كاهش ولتاژ تغذيه و همچنين ولتاژ آستانه گيت و افزايش نرخ ON/OFF وجود دارد. ترانزيستورهاي جديد مانند ترانزيستورهاي آي-ماس كه داراي مقدار نوسان زيرآستانه كمتر از 60mV/dec هستند و بر مبناي مكانيزم شكست بهمني كار مي‌كنند، نامزدهاي بالقوه‌اي براي ترانزيستورهاي با شيب زيرآستانه بيشتر هستند. در اين پايان نامه، يك ترانزيستور آي-ماس كانال p دوگيتي سد شاتكي (SBDG-IMOS) با نوسان زيرآستانه (SS)، ولتاژ آستانه گيت (VGT)، و ولتاژ عملكري (VOP) كاهش يافته، پيشنهاد شده ‌است. ترانزيستور پيشنهادي از مزاياي افزايش جريان روشن تقريبا به اندازه يك دهه بزرگي نسبت به آي-ماس مرجع با نرخ جريان ON/OFF به اندازه 1.37×107 كه توسط شبيه‌سازي افزاره به دست آمده، بهره مي‌برد. استفاده از ساختار دو گيتي و سورس سيليسايدي، ميدان الكتريكي بيشتري را درون ناحيه كانال و ناحيه ذاتي نتيجه مي‌دهد كه باعث افزايش نرخ يونيزاسيون برخوردي درون ناحيه ذاتي مي‌شود. از اين رو، يك ولتاژ آستانه گيت كاهش يافته به اندازه 1.27V و مشخصه جريان-ولتاژ شيب تند با SS به اندازه 1.9mV/dec به دست آمده ‌است. با توجه به كاهش مقاومت انگلي سورس به خاطر استفاده از سيليسايد در ناحيه سورس، اختلاف ولتاژ سورس-درين بيشتري در طول ناحيه ذاتي ميفتد كه موجب افزايش ميدان الكتريكي در ناحيه ذاتي مي‌شود. در نتيجه، ولتاژ سورس-دريني كه لازم است تا شكست بهمني را درون افزاره آغاز كند، به مقدار 7.7V نسبت به ولتاژ سورس-درين آي-ماس مرجع كاهش يافته ‌است. واژه‌هاي كليدي: يونيزاسيون برخوردي فلز-اكسيد-نيمه‌هادي، سد شاتكي، دو گيتي، نوسان زيرآستانه

1398/01/11

Design and Simulation of Nanoscale Impact Ionization Transistor (I-MOS

3/8/2020 12:00:00 AM

The Metal-Oxide-Semiconductor Field Effect Transistors (MOSFETs) scaling leads to higher subthreshold swing and therefore, higher amount of power consumption. Also, demanding for fast switching devices are growing in order to have an ideal switch in logic circuits. Hence, there is a tendency toward decreasing the subthreshold swing value in order to reduce the supply voltage as well as gate threshold voltage and increase the ON/OFF rate. New transistors such as IMOS transistors which possess subthreshold swing value of less than 60mV/dec and work based on avalanche breakdown mechanism, are potential candidates for steeper subthreshold slope transistors. In this work, a schottky barrier double gate impact ionization metal oxide semiconductor (SBDG-IMOS) transistor with reduced subthreshold swing (SS), gate threshold voltage (VGT), and operational voltage (VOp) is proposed. The proposed transistor benefits from approximately one order of magnitude ON current enhancement with ON/OFF current ratio of 1.37×107 which is investigated by device simulations. Using double gate structures and silicide type source, results in higher electric field inside channel and intrinsic region which enhances the impact ionization rate in the intrinsic region. Hence, a gate threshold voltage of 1.27V and steep current-voltage characteristics with SS of 1.9mV/dec is achieved. According to parasitic resistance reduction in the source region due to the silicide usage in source, the higher voltage difference between source and drain appears across the intrinsic region enhancing the electric field in intrinsic area so that the source-drain voltage which initiates the avalanche breakdown is reduced to 7.7V. Keywords: impact-ionization metal oxide semiconductor (IMOS), schottky barrier, double gate, subthreshold swing, Analytical modeling