22710

بهبود عملكرد ترانزيستورهاي اثر ميداني تونلي با مهندسي ساختار باند

كارشناسي ارشد

الكترونيك

1399

1399/3/25

دكتر محمد عظيم كرمي

برق

با افزايش تعداد ترانزيستورها بر واحد سطح تراشه، كاهش توان مصرفي از ضرورت‌هاي صنعت الكترونيك است. كاهش توان مصرفي نيازمند، كاهش ولتاژ منبع تغذيه و كاهش نشتي زير آستانه است. ترانزيستورهاي CMOS به دليل عدم مقياس شدن ولتاژ منبع تغذيه و عدم كاهش شيب زير آستانه‌ي آن‌ها به زير mV/dec 60 عملكرد مناسبي ندارند. از اين رو، ترانزيستورهاي اثر ميداني تونلي با شيب زير آستانه تندتر و توان نشتي كمتر يكي از افزاره‌هاي مناسب جايگزين‌ براي CMOS معرفي شدند. در اين پايان نامه، با راه‌كارهاي ساختار اكسيد پشته‌اي با دي الكتريك‌هاي ناهمگن و فلز كاشته شده در اكسيد بالاي درين، برخي مشخصات الكتريكي دو نوع مختلف از ترانزيستور اثر ميداني تونلي بهبود داده شده است. اكسيد پشته‌اي پيشنهاد شده، با افزايش ميدان الكتريكي در پيوند سورس – كانال، سبب كاهش پهناي سد تونل زني مي‌شود در نتيجه، حامل‌هاي بيشتري تونل زني مي‌كنند. بنابراين، جريان روشني افزايش و شيب زير آستانه بهبود مي‌يابد. همچنين، فلز كاشته شده در اكسيد بالاي درين با كاهش پنجره‌‌ي انرژي و افزايش پهناي سد تونل زني سبب كاهش جريان ambipolar مي‌شود. علاوه بر اين، مدل تحليلي دوبعدي براي ترانزيستور تونلي زني پيشنهاد شده است كه در آن جريان درين با انتگرال‌گيري از نرخ تونل زني بر روي ناحيه‌ي تونل زني بدست مي‌آيد. همچنين، جريان درين با تغيير دي الكتريك گيت، نسبت تركيب طول الكترودهاي گيت و ضخامت بدنه بهينه مي‌شود.

1399/07/20

Tunneling Field Effect Transistor performance enhancement with energy band diagram engineering

6/14/2020 12:00:00 AM

By increasing the number of transistors per chip, reducing power consumption is among the essential requirements of electronic industry. Reducing power consumption requires reducing the supply voltage and sub-threshold leakage. Complementary Metal Oxide Semiconductor (CMOS) transistors cannot show progressive performance due to limitation in supply voltage scaling and sub-threshold slope (SS) limitation below value of 60 mV/dec at room temperature. Tunneling based Field Effect Transistors (TFETs) are emerged as alternatives for conventional MOSFETs due to steep sub-threshold slope and low leakage power. In this thesis the main electrical characteristics of TFETs are improved by Methods such as using stacked gate oxide and metal implanted in the oxide on top of drain. Proposed stacked gate oxide by increasing electric field at source-chanel junction, which causes decreasing tunneling barrier width thereby, more electrons tunnel. As a result, ON current enhancement and improvement in sub-threshold slope are achived. Also, metal implanted by increasing tunneling barrier width and decreasing energy range capable of tunneling, which causes reduction in ambipolar current. Moreover, a 2-D analytical model of tunneling transistor is proposed in which drain current is computed by integrating band to band generation rate over the tunneling volume. In the following, the drain current is optimized for different silicon body thicknesses, different combinations of gate dielectric and different combinations of gate length ratios.