22892

طراحي سيستم هاي پردازنده هاي چندهسته اي مبتني بر حافظه هاي غيرفرار

دكترا حرفه اي

كامپيوتر

1399

1399/7/5

دكتر محمود فتحي

دكتر محمدرضا جاهد مطلق

كامپيوتر

كاهش ابعاد ترانزيستورها و رهسپارشدن به سمت حوزه طراحي¬هاي زيرميكرون VLSI، منجر به افزايش قابل¬توجه توان مصرفي نشتي در اين طراحي¬ها شده و اين پارامتر را به يكي از عمده¬ترين چالش¬هاي اين حوزه طراحي تبديل نموده است. افزايش بي¬رويه چگالي توان مصرفي، منجر به افزايش غيرقابل كنترل دماي عملياتي تراشه مي¬شود. در اين روند افزايش دماي تراشه اثرات قابل ¬توجهي را بر پارامترهاي كارآيي و عملكرد تراشه، ميزان قابليت اطمينان تراشه، و توان مصرفي تراشه مي¬گذارد. از طرف ديگر با رشد برنامه¬هاي كاربردي نسل آينده با نرخ داده¬هاي نمايي و افزايش نيازمندي آن¬ها به پردازنده¬هاي سريع و با كارآيي بالا، ساختار پردازنده¬ها از معماري¬هاي تك¬هسته¬اي به معماري¬هاي هزاران هسته¬اي مجتمع شده بر روي يك تراشه در حال تكامل است، كه اين موضوع خود باعث افزايش چگالي ترانزيستورها بر روي تراشه و افزايش چگالي توان مصرفي بيشتر و دماي عملياتي خواهد شد. ماژول¬هاي حافظه و بانك¬هاي حافظه نهان كه از بخش¬هاي اصلي معماري سيستم¬هاي روي تراشه محسوب مي¬شوند، سهم قابل مقايسه¬اي در توان مصرفي كل تراشه دارا مي¬باشند. در پردازنده¬هاي چندهسته¬اي كه از مهمترين سيستم¬هاي روي تراشه محسوب مي¬شوند، مجتمع¬سازي تعداد زيادي هسته بر روي يك تراشه منجر به افزايش سايز حافظه¬هاي نهان مورد نياز به منظور فراهم نمودن پهناي باند حافظه كافي و مقابله با پديده ديوار حافظه در اين سيستم¬ها مي¬گردد. توان مصرفي نشتي بخش عمده¬اي از كل توان مصرفي بلوك¬هاي حافظه با تكنولوژي قديمي را تشكيل مي¬دهد. ظهور فن¬آوري¬هاي نوين حافظه و پديده حافظه-هاي غيرفرار با خصوصياتي نظير چگالي بالاتر در واحد مساحت و توان مصرفي نشتي خيلي ناچيز (تقريباً نزديك به صفر) در مقايسه با تكنولوژي حافظه¬هاي قديمي با توان مصرفي خيلي زياد، مي¬توانند به عنوان كانديداي ايده¬آلي براي استفاده در معماري چندپردازنده¬اي¬هاي نسل آينده و مقابله با معضل سيليكون تاريك در اين سيستم¬ها مطرح شوند. در قسمت اول اين رساله سعي بر آن شد به ارايه يك روش زمان طراحي كه به تركيب حافظه¬هاي سنتي و غيرفرار به منظور كاهش انرژي مصرفي در بخش غيرهسته¬اي (سيستم حافظه نهان و شبكه¬هاي بر تراشه) در پردازنده¬هاي چندهسته¬اي با برنامه¬هاي خاص منظوره مي-پردازد، پرداخته شود. در بخش بعدي به منظور بهبود كارآيي و انرژي مصرفي روش زمان طراحي مطرح شده، به ارائه يك روش زمان اجرا با سربار سخت افزاري بهينه براي معماري يك بخش غير هسته¬اي كارآ و آگاه از انرژي مصرفي در پردازنده¬هاي چندهسته¬اي با برنامه¬هاي خاص منظوره پرداخته شد. در بخش پاياني اين رساله، سعي بر آن شد كه به منظور گسترش استفاده از معماري پيشنهادي براي برنامه هاي خاص منظوره و همه منظوره، يك روش زمان اجراي نهايي در طراحي بخش غير هسته¬اي آگاه از انرژي مصرفي و با كارآيي بالا در سيستم¬هاي چندهسته¬اي مطرح شود.

1399/09/29

Designing of chip-multiprocessor systems using non-volatile technologies

9/26/2020 12:00:00 AM

Reduction in transistors size and approaching to VLSI nano-designs lead to significant increasing in power density and leakage power. Exponential increasing in power density leads to significant increasing in chip temperature. In this context, exponential increasing in temperature has negative impacts on chip reliability, power, and performance. In addition, with progressing of next-generation applications and increasing of their need to high-performance processors, architecture of processors has developed from single core to manycore. Researches have shown that more than thousand of cores will be integrated on a chip until 2030. This manycore integration on a chip trend leads to increasing in on-chip integrated transistors density and on-chip power density that increases operational temperature. Memory modules, on-chip storages, and cache banks that are fundamental components in systems-on-chip (SoCs) architecture have a significant contribution in total chip power consumption. In manycore processors as well-known SoCs, integration of many cores on a chip leads to increasing in size of required cache banks to provide enough memory bandwidth and combat to memory wall. Leakage power consumption that is one of the major factors in increasing of chip power density and temperature is the main contributor in total power consumption of current memory technologies. Emerging of new memory technologies such as non-volatile memories with near zero leakage power and high-density characteristics in compared to current memory technologies are an ideal candidate in future manycore processors. In addition, these emerging technologies are good choices to combat to dark-silicon phenomena. In the first part of this thesis, to reduce the energy consumption in manycore chip-multiprocessors (CMPs), a hybrid integration of current and emerging memory technologies has been used to architect an optimal cache architecture. In hybrid architectures, emerging and current memory technologies are integrated to use the advantages of both technologies. In the second part of this thesis, a run-time technique with a negligible hardware overhead has been proposed to architect a low-power reconfigurable cache in future heterogeneous CMPs. In the last part of this thesis, a low-power uncore architecture including last-level cache (LLC) and network-on-chip (NoC) with applying an encryption method has been proposed. The target of applying this encryption method in the proposed uncore is reducing of write operations on last-level cache and on-chip traffic.