23384

طراحي يك تحريك¬كننده عصبي قابل كاشت در بدن

دكتري

مهندسي برق-الكترونيك

1394-1399

1399/12/18

عباس عرفانيان اميدوار

محمدعظيم كرمي

مهندسي برق

در اين رساله دو قسمت از ساختار بخش داخلي يك سيستم قابل كاشت در بدن طراحي و شبيه‌سازي شده است. در طراحي قسمت اول، دو دمدولاتور ديجيتال BPSK و DPSK ناهمدوس مبتني بر تغيير فاز و در طراحي قسمت دوم، يك تحريك‌كننده عصبي با حداكثر جريان تحريك 2 ميلي‌آمپر شبيه‌سازي شده است. در طراحي دمدولاتورها، سيگنال مدوله¬شده ابتدا وارد يك مدار اشميت¬تريگر شده تا پردازش سيگنال بر روي سيگنال مدوله¬شده ديجيتال صورت گيرد. با استفاده از يك طبقه توليدكننده پالس ديجيتال تفاضلي به نام كليپر، سيگنالي مشابه سيگنال يك نوسان¬ساز توليد شده، كه به علت دوبرابر بودن اين فركانس وارد يك مدار مقسم فركانسي با ضريب 2 شده و پس از آن با ضرب در سيگنال مدوله¬شده ديجيتال و در نهايت با عبور از يك فيلتر ديجيتال اطلاعات اصلي بازگشايي خواهد شد. در اين طراحي فركانس سيگنال حامل و نرخ اطلاعات به‌ترتيب برابر10 مگاهرتز و 10 مگابيت بر ثانيه است. توان مصرفي دو مدولاتور BPSK و DPSK به‌ترتيب برابر 14 و 64 ميكرووات و مساحت اشغالي فعال آن‌ها به‌ترتيب برابر 32 ميكرومتر در 35 ميكرومتر و 68 ميكرومتر در 70 ميكرومتر است. در طراحي تحريك¬كننده عصبي حالت جريان ابتدا جريان مرجع توسط مدار مرجع توليد شده و وارد مدار كنترل بهره جريان مي-شود. سپس اين جريان وارد يك مبدل ديجيتال به آنالوگ 5 بيتي حالت جريان شده تا دقت قابل ملاحظه¬اي براي جريان آن به¬دست آيد. اين جريان وارد يك مدار آينه جريان با امپدانس بالا شده تا برابري بار در حالت كاتديك و آنديك را به مقدار قابل قبولي تضمين كند. سپس يك راه¬¬انداز با ولتاژ بالا كه به صورت پل H طراحي شده، جريان تحريك را توسط الكترودها به بافت بدن خواهند رساند. كليه طراحي در اين رساله در تكنولوژي 180 نانومتر CMOS ولتاژپايين (8/1 ولت) پياده¬سازي شده است كه داراي يك لايه پلي‌سيليكون و 6 لايه فلز است. ولتاژ تغذيه تحريك¬كننده عصبي 4 برابر ولتاژ تكنولوژي (2/7 ولت) در نظر گرفته شده است. خروجي مدار كنترل بهره جريان 1 تا 8 ميكروآمپر است كه بعد از عبور از مبدل ديجيتال به آنالوگ حالت جريان در دو حالت به بيشترين مقدار 248 ميكروآمپر و 2 ميلي-آمپر خواهد رسيد كه به تبع آن مي¬تواند به ترتيب براي كنترل بيماري صرع و كنترل عضلاني به كار گرفته شود. مقدار توان مصرفي تحريك‌كننده پيشنهادي برابر با 60 ميكرووات و مساحت ناحيه فعال آن برابر با 600 ميكرومتر در 600 ميكرومتر است. مقدار خطاي بار ايجادشده در دو فاز آنديك و كاتديك برابر با 14/0 درصد است.

1400/01/30

Design an implantable neural stimulator

3/9/2022 12:00:00 AM

In this thesis, two noncoherent digital phase shift keying (PSK) demodulator and a 2 mA charge-balanced neuro-stimulator are designed and simulated. In the digital demodulators, the modulated signal is digitized by Schmitt Trigger. The process is performed in digital domain. The proposed demodulators employ a clipper circuit to clamp all peaks of the negative and positive of the received PSK signal to generate a reset signal. Regarding the PSK signal, the outputs of the clipper have double frequency. In order to halve the frequency, a frequency divider is applied to get synchronous clock. This technique removes the need for voltage controlled oscillator (VCO). For the binary phase shift keying (BPSK) demodulator, the digital BPSK signal is sampled at the edge of reset signal, and data are recovered. In the differential binary phase shift keying (DPSK) demodulator, two binary counters are used to detect phase variation. The data are recovered after two times sampling. The proposed demodulators recover 10 Mb/s data rate at 10-Mhz carrier frequency using a 1.8-V power supply in 0.18 μm standard CMOS technology. The BPSK and DPSK demodulators occupy 32 × 35 and 68 × 70 µm2 active core area, and consume 14 and 64 µW, respectively. The proposed programmable neuro-stimulator can tolerate up to 7.2 V power supply (4 ×VDD). The proposed structure uses a current gain control to adjust bias current. A 5-bit current mode digital-to-analog converter (DAC) is used to set delivered current in current driver. A high voltage current driver is designed as an H bridge to generate biphasic stimulation. Two shorting switch are used to discharge extra charges after biphasic stimulation. Using the stacked transistors with the deep n-well layer, the compliance voltage can be up to 6.2 V. A high output impedance current mirror is designed to guarantee charge balancing. Moreover, current mirrors are turned off after stimulation to decrease power consumption. The charge mismatch is less than 0.14% and the residual average DC current is about 2.3 nA with shorting operation. The circuit is post-layout simulated in a 0.18 μm standard CMOS technology. The designed stimulator occupies 600 × 600 µm2 active core area and consumes 60 µW.

دمدولاتور ديجيتال مبتني بر تغيير فاز , اشميت¬تريگر , تحريك¬كننده عصبي , مبدل ديجيتال به آنالوگ , برابري بار

Phase shift keying demodulator , Schmitt Trigger , Neuro-stimulator , Digital-to-analog converter , charge balancing