23701

توسعه روش رمزسازي چند-بخشي در مبدل فلش كم مصرف به سرعت بالا و وضوح بالا

كارشناسي ارشد

مهندسي برق گرايش مدار‌هاي مجتمع

96

99/08/30

دكتر سيد جواد ازهري

مهندسي برق

مبدل‌هاي آنالوگ به ديجيتال (ADC) در سامانه‌هاي ارتباطي پيشرفته با عملكرد زياد استفاده مي‌شوند. سريع‌ترين مبدل بر اساس معماري, مبدل فلش مي‌باشد. سرعت مبدل فلش توسط دو عامل محدود شده‌‌است. اولين عامل، زمان پاسخ مقايسه‌كننده در بخش آنالوگ ورودي مبدل و عامل دوم زمان تأخير رمزساز مي‌باشد. با اين وجود اين نوع مبدل در كاربرد‌هايي كه با نرخ نمونه‌برداري بيش از (GS / s ر1 ) عمل مي‌كند جايگزين ندارد. مشخصه مبدل‌هاي آنالوگ به ديجيتال فلش ، دقت پايين (تا 8 بيت) و مصرف توان قابل توجه (تا كسري از وات) مي‌باشد . درواقع افزايش تعداد بيت (دقت )، حجم و توان مصرفي رمزساز و مبدل فلش را به صورت نمايي افزايش مي‌دهد. جهت غلبه بر اين مشكل و دست‌يابي به سرعت و دقت بيشتر، در اين پايان‌نامه از ساختار رمزساز چند-بخشي با منطق دومينو و همچنين با منطق حالت جريان (MCML ) استفاده شده است. در رمزساز‌هاي به كار برده شده، m عدد رمزساز (2Lm−1) به Lm جايگزين يك رمزساز متداول؛ (2N −1) به N ؛ مي‌شود. به كمك هر بخش رمزساز، يك تعداد از بيت‌هاي مبدل ايجاد شده و در نهايت تمام بيت‌ها توسط يك طبقه قفل، ذخيره مي‌گردند. تعداد ورودي‌ها و خروجي‌ها در اين رمزساز كمتر از تعداد آن‌ها در رمزساز متداول مي باشد. بنابراين مبدل‌هاي ارائه شده داراي ساختاري ساده‌تر بوده و نيازي به مدارات پيچيده و پر مصرف براي غلبه بر خطاي حبابي و شبه‌پايداري ندارند. درنتيجه، داراي اندازه و توان مصرفي و عدد شايستگي9 كم‌تري همچنين در سرعت و دقت بيشتر مي باشند. در اين پايان‌نامه دو مبدل فلش خاص‌‌منظوره، دقيق و فراپهن باند با رمزساز چند-بخشي در فناوري0.18 ميكرومتر CMOS طراحي و شبيه‌سازي شده است. عدد شايستگي به دست آمده در شبيه‌سازي‌هاي مختلف با واحدpJ/conversion-step برابر است با: 0.124 در مبدل فراپهن‌باند 6 بيتي و Ghzز3.2 با رمزساز سه-بخشي دومينو، 0.26 در مبدل دقيق بيتي و Ghzز1.5 با رمزساز سه-بخشي حالت جريان، كه كارايي چشمگير رمزساز به‌كار رفته را درمشخصه‌هاي اصلي فلش بديهي مي‌سازد. اكثر شبيه‌سازي‌هاي ياد شده به كمك نرم افزار HSPICE انجام شده است و تنها براي شبيه سازي شماتيك و پس از جانمايي مبدل6 بيتي و Ghzز3.2 با رمزساز سه-بخشي از نرم افزار CADENCE استفاده شده است.

1399/12/14

Development Of The Multi-segment Encoding Method In High-speed And High-resolution Low-power Flash Analog to Digital Converter

11/21/2021 12:00:00 AM

Analog-to-digital converters (ADC) are used in modern high-performance telecommunication systems. The fastest ADC is based on the flash architecture. The flash ADC speed is limited by two factors. The first one is the comparator response time in the input analog part of ADC. The second factor is the delay time of the encoder.This converter has no replacement when high sampling rate(higher than 1 GS/s) is concerned.the characteristics of a flash analog to digital converter are its low resolution (up to 8 bits ) and considerable power consumption.the required chip area and power consumption of the encoder and the whole converter increases exponentially with the resolution.to overcome this problem and to reach higher speed and resolution, in this thesis we use a multi-segment encoder with domino and also current mode logic. In this method, a (2N-1)-to-N encoder is replaced by m numbers of (2Lm-1)-to-Lm ones. Each segment of multi-segment encoder, produces some of the bits of the ADC and finally a Latch bank, latches all of the bits. Both the number of inputs and outputs of each segment of the proposed encoder are fewer than the number of them in a conventional encoder. Hence, to remove the bubble errors and metastability, the complicated algorithms which increase power consumption and required chip area and decrease the speed, aren’t needed. So the structure of the proposed encoder especially in high-resolution and high-speed flash ADC is simpler and the FOM is better than other artworks. In this thesis, a high precise and an ultra-wideband flash ADC with a multi-segment encoder are designed and simulated in TSMC 0.18 µm CMOS technology. The FOM results of simulations are as follows (the reported FOMs are based on pJ/conversion-step): 0.124 in a 6-bit 3.2GS/s ultra-wideband flash ADC with three-segment domino encoder and 0.26 in a 9-bit 1.5GS/ precise flash ADC with three-segment current mode encoder. Therefore, impressive efficiency of the multi-segment encoder in operation of the flash ADC is confirmed. Most of the stated simulations are done with HSPICE while CADENCE is used just for schematic and post-layout simulations in a 6-bit 3.2GS/s general-purpose flash ADC with three-segment encoder.

مبدل آنالوگ به ديجيتال , فلش , رمزساز چند-بخشي , منطق حالت جريان , منطق دومينو , توان مصرفي كم

ADC , Flash , Multi-segment encoder , MCML , Domino logic , Low power