25236

طراحي و شبيه‌سازي يك مبدل آنالوگ به ديجيتال فلش كم توان

كارشناسي ارشد

مهندسي برق الكترونيك/گرايش مدار مجتمع

1399-1400

1400/06/08

اديب ابريشمي فر

مهندسي برق

اين تحقيق طراحي و پياده‌سازي معماري ADC فلش كم توان براي كاربردهاي فوق‌العاده پهن‌باند، ارائه مي‌دهد. مبدل فلش شامل دو بلوك اصلي مقايسه‌كننده و رمزساز است. مقايسه‌كننده ولتاژ ورودي را با سطوح مختلف ولتاژ نردبان مرجع به كار رفته در طراحي مبدل فلش، مقايسه مي‌كند. كدهاي دماسنجي خروجي نيز از طريق رمزساز به بيت‌هاي دودويي مورد تبديل مي‌شوند. بنابراين طراحي اين بلوك‌ها براي بهتر كردن مشخصات مبدل فلش بسيار مهم است. در اين تحقيق يك مبدل فلش 5 بيتي براي سرعت نمونه‌برداري Gs/s2 طراحي شده است. اين طراحي با استفاده از نرم‌افزار كيدنس و در تكنولوژي nm180 CMOS انجام شده است. توان مصرفي كل مبدل فلش پيشنهادي mw 9/5 با ولتاژ تغذيه 8/1 ولت است. سطح مصرفي مبدل فلش ارائه شده mm206/0به دست آمده است و خطاي INL و DNL به ترتيب LSB077/0 و LSB049/0 است. SNDR و SFDR به ترتيب برابر با dB05/26 و dB64/32 براي ورودي MHz800 به دست آمده است. FOM مبدل فلش طراحي شده برابر با pJ/conv.step179/0 است كه نشان‌دهنده بهبود 63درصدي(pJ/conv.step 309/0) در پارامتر FOM است. مبدل فلش پيشنهادي و بلوك‌هاي آن، مورد تجزيه و تحليل و مقايسه با ساير مقالات قرار گرفته و نتايج با يك‌ديگر مقايسه شده‌اند.

1400/06/27

Design and Simulation of a Low Power Analog to Digital Flash ADC

8/30/2022 12:00:00 AM

This research presents the design and implementation of low-power ADC architecture for UWB applications. The FLASH converter consists of two main blocks: comparator and encoder. The comparator compares the input voltage with the different levels of refrence ladder voltage, used in the design of the FLASH ADC. Output thermometer codes are also converted to binary bits through the encoder. Therefore, the design of these blocks is very important to optimize the specifications of the FLASH converter. In this research, a 5-bit flash ADC for sampling rate of 2Gs/s has been designed. This design is done using Cadence and in 180 nm CMOS technology. The total power consumption of the proposed FLASH ADC is 5.9 mw with a supply voltage of 1.8 v. Total chip die area is 0.06 mm2 and the INL and DNL errors are 0.077LSB and 0.049LSB, respectively. SNDR and SFDR are 26.05dB and 32.64dB for 800 MHz input, respectively. The FOM of the designed FLASH ADC is equal to 0.179 pJ/conv.step ,which indicates a 63% improvement (0.309 pJ/conv.step improvement) in the FOM parameter. The proposed FLASH ADC and its blocks have been analyzed and compared with other articles and the results have been compared with each other. Keywords: Analog to digital converter (ADC), Flash converter, Comparator, Encoder, CMOS technology.

مبدل آنالوگ به ديجيتال , مبدل فلش , مقايسه‌كننده , رمزساز , تكنولوژي CMOS

Analog to digital converter (ADC) , Flash converter , Comparator , Encoder , CMOS technology