-
شماره ركورد
27821
-
پديد آورنده
عليرضا بانژاد
-
عنوان
طراحي واحد مديريت پوياي انرژي/قابليت اطمينان براي عمليات نوشتن در حافظه هاي STT-MRAM
-
مقطع تحصيلي
كارشناسي ارشد
-
رشته تحصيلي
مهندسي كامپيوتر
-
سال تحصيل
1399
-
تاريخ دفاع
1401/9/7
-
استاد راهنما
دكتر اميرمهدي حسيني منزه
-
دانشكده
مهندسي كامپيوتر
-
چكيده
امروز با گسترش سامانه‌هاي رايانه‌اي گلوگاه اصلي در كارايي اين سامانه‌ها، مربوط به سلسله مراتب حافظه است. از طرفي كاهش اندازه‌ي فناوري سبب شده كه انرژي نشتي در حافظه‌هاي مبتني بر فناوري CMOS افزايش يابد. از اين رو حافظه‌هاي غيرفرار همچون STT-MRAM به عنوان جايگزين مناسبي براي فناوري SRAM در حافظه‌هاي نهان استفاده مي‌شود. از طرفي يكي از بزرگترين چالش حافظه‌هاي غيرفرار STT-MRAM انرژي بالا در عمليات نوشتن است. از طرفي در صورت كاهش انرژي پوياي نوشتن، قابليت اطمينان نوشتن نيز كاهش پيدا مي‌كند. بر اين اساس، در اين پژوهش با استفاده از يادگيري تقويتي معماري VS-Relent پيشنهاد داده شده است تا با حفظ قابليت اطمينان بتواند انرژي مصرفي را بهبود دهد. با توجه به اينكه در برخي كاربرد‌ها قيد قابليت اطمينان كه يك قيد سخت‌گيرانه و به عنوان بدترين حالت درنظر گرفته مي‌شود، را مي‌توان تسهيل بخشيد. در VS-Relent قابليت اطمينان در عمليات نوشتن به چند سطح تقسيم شده است. از آنجا كه آسيب‌پذيري گذار '0' به '1' دn مقايسه با گذار '1' به '0' در فناوري STT-MRAM بسيار بيشتر است، در روش VS-Relent براي هر بلوك درخواستي از سوي پردازنده تعداد بيت '1' آن كه بيانگر وزن همينگ (بيشترين گذار '0' به '1' ممكن) است، محاسبه مي‌شود و با استفاده از الگوريتم يادگيري ماشين، بلوك درخواستي به مناسب‌ترين سطح از قابليت اطمينان نگاشت مي‌شود. همچنين جهت تنظيم هر سطح از قابليت اطمينان نوشتن در سطح مداري تنظيم ولتاژ رخ مي‌دهد. يكي از مزاياي يادگيري تقويتي در VS-Relent كمينه‌سازي تعداد تغييرات سطح ولتاژ است. نتايج شبيه‌سازي نشان مي‌دهد كه انرژي مصرفي نسبت به حالت طلايي كه تمام داده‌ها با بيشترين مقدار قابليت اطمينان نوشته مي‌شود، به طور ميانگين 16 درصد بهبود يافته است. در مقابل 0.24 و 0.21 درصد سربار مساحت و انرژي نشتي با حفظ قابليت اطمينان به سامانه تحميل مي‌كند. همچنين تأخير در مدارات جانبي VS-Relent روش VS-Relent تنها در زمان نوشتن مورد بحث قرار مي‌گيرد. از آنجايي كه عمليات VS-Relent به صورت موازي با عمليات دسترسي به داده در حافظه‌ي نهان صورت مي گيرد سربار كارايي در نتايج شبيه‌سازي‌ها مشاهده نشد. به همين دليل تأخير معماري VS-Relent، سرباري به سامانه تحميل نمي‌كند.
-
تاريخ ورود اطلاعات
1401/11/11
-
عنوان به انگليسي
Designing a Dynamic Energy/Reliability Management Unit for Write Operations in STT-MRAM Memories
-
تاريخ بهره برداري
11/28/2023 12:00:00 AM
-
دانشجوي وارد كننده اطلاعات
عليرضا بانژاد
-
چكيده به لاتين
With the advancement of computer systems, the main bottleneck for performance is the memory hierarchy of these systems. In addition, as the technology node size decreases, the leakage energy of CMOS-based technologies such as SRAM and DRAM increases. Due to this, the non-volatile STT-MRAM is considered a promising candidate for replacing SRAMs in on-chip caches. The main challenge for this non-volatile technology is the write energy consumption. Therefore, this research focuses on reducing the dynamic write energy while maintaining acceptable reliability. The reliability of a system is considered a worst-case case. In many applications, this condition hardly is needed to be met. Therefore, this research relents this worst-case condition by voltage scaling for each way of a level-two cache to achieve a lower dynamic energy consumption, hence the name VS-Relent. Also, the use of reinforcement learning enables the proposed architecture to minimize reliability level switching performance overhead. It keeps the so-called agent in a specific state and penalizes the agent for each transition to a higher level of reliability. The evaluation results show that, compared to conventional caches, VS-Relent reduces dynamic write energy by 15% with 0.24% and 0.02 area and static energy overhead. Also, the VS-Relent architecture’s latency is 0.25x the latency of writing cache blocks and is done in parallel. Therefore no latency overhead is imposed by the proposed architecture.
-
كليدواژه هاي فارسي
قابليت اطمينان , انرژي مصرفي نوشتن , حافظه‌ي نهان , يادگيري تقويتي
-
كليدواژه هاي لاتين
STT-MRAM , Reinforcement Learning , Write Energy Consumption , Reliability , Cache
-
Author
Alireza Banejad
-
SuperVisor
Dr. Amir Mahdi Hosseini Monazzah
-
لينک به اين مدرک :
