30757

طراحي و بهينه‌سازي مبدل آنالوگ به ديجيتال كمتوان براي حسگرهاي تصويربرداري

دكتري

مهندسي برق و الكترونيك

1397

1402/12/16

محمد عظيم كرمي

برق

مبدل تقريب متوالي به دليل بهرهوري توان بالا يكي از پركاربردترين مبدلها براي حسگرهاي تصويربرداري است. اين مبدل شامل مدارهاي كنترلي، مقايسهگر و بلوك ديجيتال به آنالوگ است كه عملكرد تمامي اين واحدها در عملكرد نهايي مبدل تأثير دارد. در اين رساله عملكرد و ساختار مبدل تقريب متوالي مورد ارزيابي قرار گرفته است و همچنين راهكارهاي مختلفي براي افزايش بهرهوري مقايسهگرهاي بازساز كننده براي استفاده در ساختار مبدلهاي تقريب متوالي ارائه گرديده است. همچنين، سه مبدل تقريب متوالي براي افزايش فركانس نمونهبرداري، كاهش مساحت و افزايش بهرهوري توان ارائه گرديده است. مبدل پيشنهادي اول، مبدل تقريب متوالي تكسر است كه انرژي و مساحت بلوك ديجيتال به آنالوگ در قياس با مبدل مرسوم به ترتيب بيش از 90درصد و 50درصد بهبود ميبخشد. اين مبدل 8بيتي با فركانس نمونهبرداري 25مگاهرتز در فنآوري 65نانومتر در سطح مدار پيادهسازي شد و ضريب شايستگي . 34 fJ/convكسب نمود. مبدل پيشنهادي دوم، مبدل تقريب متوالي با زمان نمونهبرداري كم است. زمان نمونهبرداري، مساحت و انرژي مصرفي بلوك ديجيتال به آنالوگ در مقايسه با مبدل مرسوم به ترتيب بيش از 87.5درصد، 75درصد، 97.76درصد بهبوديافته است. اين مبدل 8بيتي با فركانس نمونهبرداري 90مگاهرتز در فنآوري 65نانومتر پيادهسازي شد و ضريب شايستگي . 28.8 fJ/convكسب نمود. مبدل پيشنهادي سوم، مبدل تقريب متوالي دومرحلهاي است. چهار بيت اول در مرحله اول بدون مصرف هيچ انرژي توسط بلوك ديجيتال به آنالوگ مرحله اول، توليد ميشوند. بيتهاي باقيمانده در مرحله دوم توليد ميشوند. انرژي مصرفي بلوك ديجيتال به آنالوگ اين مبدل در مقايسه با مبدل تقريب متوالي مرسوم بيش از 97درصد كاهشيافته است. اين مبدل 9 بيتي دومرحلهاي با فركانس نمونهبرداري 50مگاهرتز در فنآوري 65نانومتر شبيهسازي شد و ضريب شايستگي . 21 fJ/convكسب نمود. پيچيدگي مدارهاي كنترلي مرحله اول زياد ولي مصرف انرژي بلوك ديجيتال به آنالوگ كم است. همچنين پيچيدگي مدارات كنترلي و انرژي مصرفي بلوك ديجيتال به آنالوگ مرحله دوم كم است. همين امر موجب شد اين مبدل بهترين ضريب شايستگي را كسب نمايد

1403/02/05

Design and Optimization of a Low Power Analog-to-Digital Converter for CMOS Image Sensors

1/1/1900 12:00:00 AM

Analog-to-Digital Converters (ADCs) as the main block of CMOS Image Sensors (CISs) readout scheme, consumes a substantial amount of power. Bearig into mind that usually output of the pixel arrays are used with double correlated sampling to suppress noise, the power consumption of the ADC has a major impact on overall energy effciency of image sensors. Among different ADC's architecture, Successive Approximiation Registor (SAR) ADCs are acknowledged for excellent power efficiency. However, by implementing millions of pixels in a chip, increasing sampling frequency, area and energy efficiency of SAR ADCs are paramount. In this thesis, several techniques are proposed for increasing performance of SAR ADCs. The proposed single-ended SAR ADC improves area and switching energy by more than 50% and 90% compared to the conventional SAR ADC. The proposed ADC realized at the circuit level with a 8-bit resolution and 25 MHZ sampling frequency within a standard 65nm CMOS technology and achives 34 fJ/conv. Walden FOM. The second proposed ADC improves settling time, area and switching energy by more than 86.5%, 75%, 97.87% . The second proposed ADC realized at the circuit level with a 8-bit resolution and 90 MHZ sampling frequency within a standard 65nm CMOS technology and achives 28.8 fJ/conv. Furthermore, a two-step SAR ADC is proposed which the first four bits are resolved by a coarse SAR ADC. The coarse ADC consume zero switching energy at the cost of complicated control logic. The rest of the bits are resolved by a fine SAR ADC. The switching energy of the fine ADC is negligible, while its logic control circuits are simplified compared to the coarse ADC. The total switching energy of this ADC is decreased by more than 98% compared to the conventional SAR ADC. The two-step SAR ADC realized at the circuit level with a 9-bit resolution and 50 MHZ sampling frequency within a standard 65nm CMOS technology and achives 21 fJ/conv Walden FOM. In addition, novel techniques have been investigated for desining regenerative comparators for SAR ADCs. The simulation results corroborate that the energy efficiency of the propsed comparators is improved by more than 80% in comparison with the conventional single-stage comparator.

مبدل آنالوگ به ديجيتال , مبدل تقريب متوالي , مقايسه‌گر , حسگر‌هاي تصويربرداري

Analog to digital converter , SAR ADC , Comparator , CMOS image sensor

Hadi Pahlavanzadeh

Mohammad Azim Karami