شماره ركورد
33815
پديد آورنده
نرگس احمدي دستجردي
عنوان
پيادهسازي نورون ديجيتال بارويكرد بهينه رفتار بيولوژيكي با استفاده از محاسبات تصادفي
مقطع تحصيلي
كارشناسي ارشد
رشته تحصيلي
مهندسي برق
سال تحصيل
1400
تاريخ دفاع
1403/7/28
استاد راهنما
محمد عظيم كرمي
استاد مشاور
نداشته ام
دانشكده
دانشكده مهندسي برق
چكيده
در اين پايان نامه مدل بهبود يافته نورون ايژكويچ با استفاده از معادلات ممريستور ارائه و پياده سازي شد. اين مدل قادراست 23 پاسخ از پاسخهاي بيولوژيكي مغز ،كه برگرفته ازپاسخهاي مدل نوروني ممريستوري HRL است را ارائه دهد. از آنجايي كه هدف ما پياده سازي نورون ممريستوري براي استفاده در شبكه عصبي است ،آن را بر روي يك سيستم ديجيتال پيادهسازي كرده ايم. سپس نتايج حاصل از پيادهسازي را با مدل شبيهسازي متلب نورون مقايسه كرده و مشاهده شد كه نتايج پيادهسازي با شبيهسازي مطابقت دارد. نورون مذكور كه ممريستور ايژكويچ ناميده شده، با استفاده از بلوكهاي تركيبي مختلف و فليپ فلاپهاي كاملاً همزمان با يك سيگنال ساعت 100 مگاهرتزي و با استفاده از انتقال به راست و انتقال به چپ به جاي ضرب كننده داخلي DSP، پيادهسازي شده است. علاوه بر اين، پياده سازي سيستم با استفاده از زبان توصيف سختافزار سطح بالا( VHDL )انجام شده است. سرانجام، با استفاده ازجدول ضرايب بدست آمده از شبيهسازي مدل متلب نورون، ورودي جريان 12 بيتي وحذف ضرب كننده، سطح مصرفي پيادهسازي را تا جاي امكان كاهش داديم. در بهترين حالت پياده سازي نورون، 159 فيليپ فلاپ در بورد PX7AL01با تراشه Artix7و152 فيليپ فلاپ در بورد Posedgeبا تراشه spartan6استفاده ميشود. اين مدار بصورت RTLتوصيف شده وتوان مصرفي پويا 11 ميلي وات و بيشترين فركانس كاري64/107 مگاهرتز است.در نهايت، براي استفاده بهينه از نورونها در شبكههاي عصبي و بهرهبرداري حداكثري از منابع موجود در سختافزار، پيادهسازي بر روي تراشه Artix7 با 240 ضربكننده پيشنهاد ميشود كه اين امكان را فراهم ميآورد تا 120 نورون ديجيتال بهطور همزمان پيادهسازي شوند. اين تحقيق راهگشاي پيادهسازي شبكههاي عصبي ديجيتال با بهرهوري بالاتر و مصرف منابع كمتر خواهد بود.
تاريخ ورود اطلاعات
1404/07/24
عنوان به انگليسي
Optimization of izhikevich model with architectural equations considering implementation with FPGA
تاريخ بهره برداري
10/20/2025 12:00:00 AM
دانشجوي وارد كننده اطلاعات
نرگس احمدي دستجردي
چكيده به لاتين
In this thesis, an improved model of the Izhkevich neuron was presented and implemented using memristor equations. This model is able to provide 23 responses from the biological responses of the brain, which are derived from the responses of the HRL memristor neuron model. Since our goal is to implement a memristor neuron for use in a neural network, we have implemented it on a digital system. Then the results of the implementation were compared with the MATLAB simulation model of the neuron and it was observed that the results of the implementation are consistent with the simulation. The said neuron called the Izhkevich memristor, is implemented using various combinational blocks and fully synchronous flip-flops with a 100 MHz clock signal and using right-shift and left-shift instead of the DSPʹs internal multiplier. In addition, the system implementation has been done using high-level hardware description language (VHDL). Finally, by using the table of coefficients obtained from MATLAB neuron model simulation, 12-bit stream input and removing the multiplier, we reduced the consumption level of the implementation as much as possible. In the best case of neuron implementation, 159 flip-flops are used in the PX7AL01 board with Artix7 chip and 152 flip-flops in Posedge board with spartan6 chip. This circuit is described as RTL and the dynamic power consumption is 11 milliwatts and the maximum working frequency is 107/64 MHz. Finally, for the optimal use of neurons in neural networks and the maximum utilization of the resources available in the hardware, it is recommended to implement it on an Artix7 chip with 240 multipliers. which allows 120 digital neurons to be implemented simultaneously. This research will pave the way for the implementation of digital neural networks with higher productivity and less resource consumption.
كليدواژه هاي فارسي
نورون , پياده سازي
كليدواژه هاي لاتين
/neuron , HRL
Author
Narges ahmadi
SuperVisor
Mohammad azim karami