99

99

طراحي و پياده‌سازي هسته‌ي كنترل سرعت قطار سريع‌ السير در FPGA و مقاوم سازي آن در برابر خطا

كارشناسي ارشد

برق - الكترونيك

شهريور 1392

شهريور 1392

دكتر كريم محمدي

چكيده قطارهاي پرسرعت به دليل افزايش سرعت، بهبود كارآيي، ذخيره انرژي، امنيت بالا و فراهم نمودن آسودگي بيشتر در حمل و نقل، برتري قابل توجهي نسبت به وسايل حمل و نقل عادي داشته‌اند. اين قطارها به عنوان بخش مهم صنعت حمل و نقل ريلي، به دليل سر و كار داشتن با ايمني مسافران، نياز به قابليت اطمينان بالايي دارند. امروزه استفاده از FPGAها نيز به دليل هزينه‌هاي پايين ساخت، قابليت بازپيكربندي و قدرت بالاي پردازش سيگنال و انجام محاسبات، برتري قابل توجهي نسبت به پردازنده‌هاي عادي داشته است. به هر حال استفاده از اين مدارها به دليل خطاهاي ناشي از نوسان‌هاي منابع تغذيه، تداخل الكترومغناطيسي، تأخير در مدار‌هاي ديجيتال و افزايش تأثيرپذيري ناشي از آثار محيطي به دليل كوچك‌سازي ابعاد و كاهش توان مصرفي با ايرادهايي مواجه بوده است. در اين پايان‌نامه، ابتدا به طراحي يك هسته‌ي كنترل سرعت قطار پرسرعت در FPGA پرداخته و سپس روشي نوين جهت افزايش قابليت اطمينان اين سيستم در برابر خطا ارائه شده است. روش پيشنهادي كه بر اساس افزونگي سخت‌افزاري مي‌باشد، روش افزونگي تركيبي دوتايي دوگانه‌ (HDDR) ناميده شده است. هم‌چنين از تئوري RAMS جهت بررسي ميزان كارآيي سيستم پيشنهادي و تحليل نتايج محاسباتي آن در مقايسه با ساير سيستم‌ها، استفاده شده است. نتايج محاسباتي نشان مي‌دهد كه MTTF ساختار پيشنهادي، 2.5 برابر بيشتر از ساير روش‌ها بهبود مي‌يابد. هم‌چنين قابليت اطمينان و دسترس پذيري سيستم نيز افزايش قابل توجهي داشته است. علاوه بر اين نتايج آزمايش‌هاي تزريق خطا، با استفاده از ساختار تزريق خطاي جزئي پوياي در FPGA، نشان دهنده‌ي افزايش قابليت تحمل خطاي SEU در سيستم پيشنهادي تا حدود 7.5 برابر بيشتر از يك كنترل‌كننده‌ي سرعت عادي مي‌باشد. واژه‌هاي كليدي: سيستم افزونگي تركيبي دوتايي دوگانه‌ي‌ ، قابليت اطمينان، سيستم تحمل پذيرخطا، FPGA، قطار پرسرعت.