• شماره ركورد
    10301
  • پديد آورنده

    امين كارگرزرندي

  • عنوان
    طراحي و پياده‌سازي يك واحد پردازش برداري ساده مبتني بر معماري RISC-V براي كاربردهاي محاسبات موازي
  • مقطع تحصيلي
    كارشناسي
  • رشته تحصيلي
    مهندسي برق
  • سال فارغ التحصيلي
    1405
  • استاد راهنما
    محمدعظيم كرمي
  • دانشجوي وارد كننده اطلاعات

    امين كارگرزرندي

  • تاريخ ورود اطلاعات
    1405/02/05
  • دانشكده
    برق
  • عنوان به انگليسي
    designing vector processor based on RISC-V architecture
  • چكيده
    هدف اصلي اين پروژه، طراحي و پياده‌سازي يك واحد پردازش برداري ساده مبتني بر زيرمجموعه‌اي از افزونه RVV است كه بتواند مفاهيم كليدي پردازش برداري، كنترل اجراي برداري و تعامل واحدهاي محاسباتي و حافظه‌اي را به‌صورت عملي و قابل درك نمايش دهد. در اين پروژه، يك پردازنده برداري تك‌دستوري (Single-Issue) و ترتيبي (In-Order) طراحي شده است كه تنها از يك زيرمجموعه محدود اما معنادار از دستورهاي برداري RVV پشتيباني مي‌كند. تمركز اصلي طراحي بر سادگي معماري، شفافيت جريان كنترل و صحت عملكرد بوده و ملاحظات مربوط به بهينه‌سازي كارايي در اولويت دوم قرار گرفته‌اند. معماري پيشنهادي شامل واحد واكشي دستور، رمزگشاي دستور، كنترل‌كننده برداري مبتني بر ماشين حالت محدود، فايل رجيستر برداري، واحد محاسباتي برداري و واحد بارگذاري/ذخيره‌سازي برداري است كه همگي به‌صورت ماژولار در سطح RTL طراحي و پياده‌سازي شده‌اند. پياده‌سازي سيستم با استفاده از زبان توصيف سخت‌افزار SystemVerilog انجام شده و فرآيند ارزيابي و اعتبارسنجي طراحي، مبتني بر شبيه‌سازي رفتاري و ساخت تست‌بنچ‌هاي خودآزمايي در محيط Vivado Simulator بوده است. سناريوهاي شبيه‌سازي مختلفي براي بررسي صحت اجراي دستورهاي محاسباتي برداري و عمليات حافظه‌اي طراحي و اجرا شده‌اند. نتايج شبيه‌سازي نشان مي‌دهد كه معماري پيشنهادي قادر است دستورهاي پشتيباني‌شده را مطابق انتظار اجرا كرده و هماهنگي صحيحي ميان واحدهاي مختلف سيستم برقرار نمايد. از محاسن طرح پيشنهادي در مقايسه كارهاي مشابه مي‌توان به سادگي تحليل و قابليت پياده‌سازي بر روي fpga اشاره كرد اما پژوهش انجام شده تمركز بر ساختار هاي به روز و همچنين پيچيده نداشته ازين رو امكان استفاده از آن را به عنوان پردازنده برداري با كاربرد عمومي فراهم نمي‌سازد. در نهايت، اين پروژه يك چارچوب آموزشي و پژوهشي مناسب براي درك عميق‌تر معماري‌هاي پردازش برداري و افزونه RVV ارائه مي‌دهد. طراحي انجام‌شده نه‌تنها مي‌تواند به‌عنوان يك پروژه كارشناسي قابل دفاع مورد استفاده قرار گيرد، بلكه بستري مناسب براي توسعه‌هاي آتي نظير افزايش پوشش دستورها، بهبود زيرسيستم حافظه و پياده‌سازي روي بستر FPGA فراهم مي‌سازد.