10545

پياده سازي محاسبات در حافظه بر مبناي توان پايين مبتني بر فناوري اسپينترونيك

1400

دكتر ميرزا كوچكي

دكتر كرمي

با پيشرفت فناوري و كوچك شدن اندازه ترانزيستورها به خصوص در فناوري هاي زير 90 نانومتر مصرف توان ايستاي بالا به علت افزايش نمايي جريان نشتي ترانزيستورها به يكي از بزرگترين مشكلات مدارهاي مبتني بر فناوري CMOS تبديل شده است. افزاره هاي اسپينترونك مانند پيوند تونل مغناطيسي (MTJ)با توجه به ويژگي هاي منحصر به فردشان از جمله مصرف توان يا ايستاي پايين، ناپايدار بودن، طول عمر زياد، سازگاري با ترانزيستورهاي CMOS و امكان ساخت در چگالي هاي بالا يكي از گزينه هاي مورد توجه براي طراحي مدارهاي تركيبي CMOS/ MTJ و غلبه بر معضل مصرف توان ايستاي بالا در مدارهاي مبتني بر فناوري CMOS است. در اين مقاله يك تمام جمع كننده تركيبي CMOS/ MTJكاملاً ناپايدار و توان پايين براي پياده سازي محاسبات در حافظه ارائه شده است. نتايج شبيه سازي ها نشان مي دهد كه تمام جمع كننده ناپايدار پيشنهادي نسبت به تمام جمع كننده هاي ناپايدار با مصرف توان و ايستاي موجود حداقل 50 درصد سريع تر بوده، حاصل ضرب توان در تاخير آن 39 درصد كمتر است و سربار سخت افزاري زيادي نيز به مدار تحميل نمي كند.

3/2/2022 12:00:00 AM

74239

1400/12/15

Implement computations in memory based on low power based on spintronic technology

نويد وزيري

نويد