شماره ركورد
14953
عنوان
بررسي روشهاي تقريب در شتابدهندههاي ريسك فايو براي يادگيري عميق
سال تحصيل
1402
استاد راهنما
دكتر هاديشهريار شاهحسيني
چکيده
گزارش حاضر به بررسي روشهاي تقريب در شتابدهندههاي سختافزاري معماري RISC-V براي يادگيري عميق پرداخته است. اين مطالعه با هدف كاهش مصرف انرژي و بهبود سرعت محاسبات در كاربردهاي يادگيري عميق، استفاده از تكنيكهاي تقريب را تحليل كرده است. با توجه به چالشهاي موجود در مصرف منابع محاسباتي بالا و نياز به دقت در مدلهاي يادگيري عميق، روشهاي تقريب نظير كوانتيزاسيون، كاهش محاسبات، و استفاده از واحدهاي محاسباتي تقريبي بهعنوان رويكردهاي مؤثر مطرح شدهاند.
معماري RISC-V با ويژگيهاي متنباز و انعطافپذير، امكان طراحي سختافزارهاي سفارشي و بهينه را فراهم كرده است. اين شتابدهندهها از تكنيكهاي تقريبي براي كاهش پيچيدگي محاسباتي و مصرف انرژي استفاده ميكنند، بدون آنكه به دقت نهايي مدل آسيب جدي وارد شود. نتايج بررسيها نشان داده است كه روشهايي مانند كوانتيزاسيون، تكنيكهاي حذف محاسبات غيرضروري، و استفاده از حافظهسپاري در شتابدهندهها ميتوانند با حفظ كارايي مدل، بهرهوري انرژي را افزايش دهند.
همچنين، تكنيكهاي جديد نظير كوانتيزاسيون تطبيقي و حافظهسپاري پويا بهعنوان رويكردهايي نوآورانه براي بهبود عملكرد سختافزاري شتابدهندهها معرفي شدهاند. اين تكنيكها با كاهش بار محاسباتي و بهرهگيري از انعطافپذيري معماري RISC-V، امكان اجراي مدلهاي پيچيده يادگيري عميق در سيستمهاي با منابع محدود مانند IoT و دستگاههاي لبه را فراهم ميكنند.
اين پژوهش ضمن تحليل تكنيكهاي تقريب، به بررسي چالشها و محدوديتهاي موجود نيز پرداخته و راهكارهايي براي تحقيقات آينده در زمينه بهبود قابليت اطمينان، امنيت، و دقت مدلها پيشنهاد داده است. تمركز بر روشهاي تقريب در شتابدهندههاي RISC-V، زمينهساز توسعه كاربردهاي يادگيري عميق در صنايع پيشرفته و دستگاههاي تعبيهشده است.
نام دانشجو
پويا مهاجر
تاريخ ارائه
11/13/2024 12:00:00 AM
متن كامل
87236
پديد آورنده
پويا مهاجر
تاريخ ورود اطلاعات
1404/06/21
عنوان به انگليسي
A Survey on Approximation Methods in RISC-V Accelerators for Deep Learning
كليدواژه هاي فارسي
روشهاي تقريب , يادگيري عميق , شتابدهنده سختافزاري , معماري ريسكفايو , شبكههاي عصبي , تكنيكهاي جبران خطا
كليدواژه هاي لاتين
Approximation Techniques , Deep Learning , Hardware Accelerators , RISC-V Architecture , Neural Networks , Error Compensation Techniques