13645

13645

طراحي و شبيه سازي بخش IF فرستنده ي ماهواره اي با قابليت اطمينان بالا بر روي بستر FPGA، براساس استاندارد CCSDS

كارشناسي ارشد

فناوري ماهواره

آبان ماه 1393

آبان ماه 1393

دكتر فرزان حدادي

دكتر سيد حسن صديقي

فناوري‏هاي نوين

چكيده با پيچيدگي روز افزون مدارهاي مجتمع و كوچك¬تر شدن اندازه¬ي قطعات نيمه هادي،يكي از چالش¬هاي جدي سيستم¬هاي مخابرات ماهواره¬اي كه در محيط فضا قرار مي¬گيرند، اثر تشعشعات فضايي بر روي مدارات الكترونيكي و عملكرد آن¬ها در تجهيزات مخابراتي است.FPGAها و به ويژه خانواده¬ي مبتني برSRAMآن¬ها به دلايلي چون قابليت پيكربندي مجدد، اصلاح يا تغيير طراحي در حين ماموريتدر مدت زمان بسيار كوتاه، يكپارچگي(حافظه¬هاي پر سرعت، هسته¬ي ميكروپروسسور و انواع المان¬هاي منطقي در قالب LUT)و قابليت انجام چندين فرايند به صورت موازي و همزمان، يكي از قطعات بسيار پر كاربرد در صنعت فضايي هستند. انتخاب و خريد FPGA با بسته¬بندي فضاييهر چند راه حلي مطمئن است، اما بسيار هزينه بر است. آنچه امروزه بسيار مورد توجه قرار گرفته است، استفاده از FPGAموجود در بازار معمولي (COTS) و مقاوم سازي طراحي داخلي FPGA ها با روش¬هاي مختلفي از جمله TMR، DWC-CED، DWC-Time Redundancy است. كميته¬ي مشاوره¬اي براي سيستم¬هاي اطلاعات فضايي، CCSDS ، در سال 1982توسط آژانس¬هاي مهم فضايي از سراسر جهان به منظور بحث و تبادل نظر بر روي مسائل و مشكلات فضايي در مراحل توسعه و اجراي سيستم¬هاي اطلاعات فضايي شكل گرفت. در حال حاضر اين كميته متشكل از 10 آژانس عضو، 23 آژانس ناظر و بيش از 100 گروه صنعتي است. در اين پايان¬نامه، طراحي بهينه¬ي بخش باند پايه¬ي يك فرستنده با نرخ تبادل داده‏ي بالا (4.8 Mbps) براساس استاندارد بين‏المللي CCSDS در قالب بلوك‏هاي رمز AES-128، Concatenated Coding، متشكل ازبلوك‏هايReed-Solomon(255,223) ، به عنوانouter-coding ،Interleaver (I=5)، Pseudo Randomizer (255)، Attached Sync Marker و Convolution (7/8) به عنوان Inner Codingو بلوك پردازشي با عنوان DSP، متشكل از واحدهاي Shifter، I&Q Mux، Up-sampler و Quantizer، طراحي و شبيه‏سازي شده است و هر يك از بلوك‏ها به طور مجزا بر روي FPGA spartan3e xcs500 خانواده¬ي Xilinxپياده¬سازيو ارتباط دهي آن با ASIC مدولاتور براي انجام مدولاسيون و واحد تبديل ديجيتال به آنالوگ انجام شده است. همچنين فرآيند مقاوم سازي طراحي در دو سطح انتخاب معماري فرستنده (از ديدگاه سخت¬افزاري) و افزايش قابليت اطمينان مدار طراحي شده در FPGA (بدون چندگانه سازي و راي گيري خروجي آن، با استفاده از المان¬هاي منطقي مقاوم سازي شده و توليد سيگنال¬هاي وضعيت) صورت گرفته است تا طرح مورد نظر در برابر رخدادهايSoft-errors و Firm-errors مقاوم سازي گردد. واژه‌هاي كليدي:ماهواره، تشعشعات فضايي، فرستنده با نرخ داده‏يبالا، FPGA، ASIC، Soft-errorsو Firm-errors.