19187

۱۹۱۸۷

طراحي بافرهاي جريان مرتبه‌اي با مقاومت ورودي كم و پهناي باند وسيع در قالب نسل اول، نسل دوم و نسل سوم

كارشناسي ‌ارشد

الكترونيك

1394-139۷

۱۳۹۷/۰۱/۲۹

دكتر سيد جواد ازهري

برق

در اين پايان‌نامه سه نسل بافر جريان مرتبه‌اي در فناوري CMOS معرفي مي‌شود. بافر جريان مرتبه‌اي نسل اول (OCBI) و نسل سوم (OCBIII) تمام تفاضلي بوده و بافر جريان نسل دوم (OCBII) تك ورودي- تك خروجي است. به اين ترتيب ساختارهاي معرفي شده كاربردهاي گوناگون بافر جرياني در مدارهاي حالت جريان را پوشش خواهند داد. نوآوري طراحي بافرهاي جريان معرفي شده نسبت به بافرهاي جريان پيشين در ساختار بسط پذيري است كه براي اولين بار در فناوري CMOS معرفي شده است به طوري كه در آن‌ها يك هسته ثابت تا هر مرتبه‌اي كه لازم باشد تكرار مي‌شود تا مشخصه‌هاي عملكرد فركانسي دلخواه را بهبود دهد. براي اطمينان از كاربرد عملي اين شيوه طراحي، هر نسل تا مرتبه سوم تحت ولتاژ تغذيه ۱/۵ ولت با استفاده از نرم افزار Cadence در فناوري TSMC 0.18µm CMOS شبيه‌سازي و جانمايي شده است. شبيه‌سازي گوشه‌هاي فرآيند به همراه تغيير ولتاژ منبع تغذيه و دماي كاري مدار انجام شده است كه به همراه نتايج مونت كارلو مقاومت خوب مدار را در مقابل تغييرات فرآيند فناوري و عدم تطابق‌ها نشان مي‌دهد. واژه‌هاي كليدي: بافر جريان مرتبه‌اي CMOS، پردازش حالت جريان، تمام تفاضلي، تك ورودي- تك خروجي، پهناي باند وسيع

1397/05/02

Design of the Orderly Current Buffers with low input impedance and wide bandwidth as the First generation, second generation and third generation in CMOS technology

4/21/2019 12:00:00 AM

In this thesis three generations of an Orderly Current Buffer are presented. First generation Orderly Current Buffer (OCBI) and third generation (OCBIII) are fully differential while the second generation (OCBII) is single input-single output. So these structures meet most of the current buffers’ applications in the current mode signal processing. The fundamental difference between proposed current buffers and the others is its mudolar structure which is presented for first in CMOS technology. These buffers have a core cell which could repeat as many times as required to provide the desired parameters. To practically study the performance of the block, it is simulated up to the 3rd order. Pre and Post-layout plus Monte Carlo simulations are performed under 1.5V by Cadence using TSMC 0.18µm CMOS technology which shows the OCBs’ excellent rubstance against process variation and mismatches. Corner cases simulation results are also provided indicating these buffers’ well PVT insensitivity advantage. Keywords: CMOS Orderly Current Buffer, current mode signal processing, Fully Differential Current Buffer, single input-single output, wide bandwidth.