19790

۱۹۷۹۰

طراحي يك A/D دلتا-سيگماي زمان پيوسته توان كم با محدوده پويايي وسيع

دكتري

الكترونيك

۱۳۹۷

۱۳۹۷/۰۹/۱۴

دكتر سيد اديب ابريشمي فر

برق

در اين رساله دكتري روش¬هايي در سطوح سيستمي و مداري ارائه شده است كه مستقل از تكنولوژي مورد استفاده، باعث بهبود كارآيي مدولاتورهاي دلتا-سيگماي زمان¬پيوسته از لحاظ حداكثر پهناي¬باند قابل دستيابي، توان مصرفي و دامنه¬پويايي خواهند شد. در سطح سيستمي با مدل¬سازي محدوديت فركانسي عناصر فعال و تاثير آن در طراحي مدولاتور، ضرايب آن با الگوريتمي كه ارائه شده است، طوري به دست مي¬آيند كه رفتار مدولاتور در سطح مداري شبيه به رفتار مدولاتور ايده¬آل خواهد بود. هم¬چنين يك انتگرال¬گير درجه دو به همراه رزوناتور وابسته ارائه شده است كه در آن تنها از يك تقويت¬كننده استفاده مي¬شود. اين امر سبب كاهش توان مصرفي و سطح تراشه مدولاتور خواهد شد. در سطح مداري با ارائه يك روش جبران¬سازي فركانسي، خطينگي و حاشيه فاز تقويت¬كننده¬ها افزايش يافته و در نتيجه نسبت سيگنال به نويز مدولاتور در مقايسه با حالتي كه از تقويت¬كننده¬هاي معمول استفاده شود افزايش مي¬يابد. علاوه بر اين مدل¬سازي مناسب براي بررسي رفتار غيرخطي تقويت¬كننده¬ها و اثرات گليچ و ISI ناشي از فيدبك¬هاي DAC در مدولاتور صورت گرفته است. يك روش براي جلوگيري از ناپايداري مدولاتور نيز ارائه شده است كه مي¬تواند در مدولاتورهاي با درجه بالا (مثلاً درجه سه و بالاتر) مورد استفاده قرار گيرد. ايده¬هاي پيشنهادي در طراحي سيستمي و مداري يك مدولاتور درجه چهار با پهناي-باند 20MHz و فركانس نمونه¬برداري 640MHz كه داراي كوآنتايزر چهار بيتي مي¬باشد به كار گرفته شده است. شبيه¬سازي مدولاتور طراحي شده در تكنولوژي 0.18μm-CMOS TSMC نشان مي¬دهد كه محدوده پويايي آن حدود 83.4dB و توان مصرفي آن با استفاده از منبع تغذيه 1.8V حدود 16mW است. مقايسه مدولاتور طراحي شده با كارهاي مشابه بر اساس ضرايب شايستگي نشان¬دهنده كارآيي بهتر آن است.

1397/09/20

Design a Low-Power and Wide Dynamic-Range Continuous-Time ΔΣ A/D Converter

12/5/2019 12:00:00 AM

In this dissertation, some approaches have been proposed at system and circuit levels that, independent to employed technology, will improve the performance of continuous-time delta-sigma modulators regarding to input bandwidth, power consumption and dynamic range. By modeling the frequency behavior of active elements, an algorithm has been proposed in which, the coefficients of modulator can be calculated at system level so that its behavior at circuit level would be very close to the ideal one. More improvement at performance of modulator has been achieved by proposing a second order integrator using only one amplifier that leads to lower power consumption. In addition, a unique frequency compensation for amplifiers has been introduced that would improve the signal-to-noise and distortion ratio of modulator because of better linearity and phase margin of proposed amplifier than conventional amplifiers. Proper modeling for nonlinear behavior of amplifiers as well as glitch and inter-symbol-interfere (ISI) effects of current-steering DACs at feedback path have been developed at system level. Finally to prevent the instability of modulator, a useful detection and recovery block bas been introduced that can be employed in high order modulators (order≥3). Above mentioned techniques have been employed at the design and analysis of a 4th order continuous time delta-sigma modulator that has 20MHz bandwidth and sampling frequency of 640MHz with a four-bit quantizer. Simulations of the designed modulator using 0.18μm-CMOS TSMC process show that its DR is 83.4dB while the power consumption is 16mW using a single 1.8V power supply. Based on FOM results, the designed modulator has better performance than similar works.