20626

۲۰۶۲۶

طراحي و شبيه‌سازي مبدل آنالوگ به ديجيتال فلش MCML كم مصرف همه منظوره، با فركانس بالا و دقت بالا

دكتري

الكترونيك

۹۱ تا ۹۸

۱۳۹۸/۱/۲۵

دكتر سيد جواد ازهري

برق

چكيده مبدل آنالوگ به ديجيتال فلش سريع ترين نوع مبدل است؛ اما از سطح و توان مصرفي زياد كه به صورت نمايي با افزايش دقت گسترش مي يابد، رنج مي برد. جهت رفع اين مشكل در اين رساله، ساختار نوآورانه رمزساز چند-بخشي پيشنهاد داده شده است. در رمزساز پيشنهادي، m عدد رمزساز (2Lm−1) به Lm جايگزين يك رمزساز متداول؛ (2N −1) به N؛ مي شود. به كمك هر بخش رمزساز پيشنهادي، يك تعداد از بيت هاي مبدل ايجاد شده و در نهايت تمام بيت ها توسط يك طبقه قفل ، ذخيره مي گردند. تعداد ورودي ها و خروجي ها در رمزساز پيشنهادي كمتر از تعداد آن ها در رمزساز متداول مي باشد. بنابراين رمزساز چند-بخشي داراي ساختاري ساده تر بوده و نيازي به مدارات پيچيده و پر مصرف براي غلبه بر خطاي حبابي و شبه پايداري ندارد. درنتيجه، داراي اندازه و توان مصرفي و عدد شايستگي كمتري به خصوص در سرعت و دقت بالاتر مي باشد. همچنين هر چه تعداد بخش هاي رمزساز چند-بخشي پيشنهادي بيش تر باشد، كارايي آن بيش تر مي گردد و نيز منجر به كاهش تعداد و توان مصرفي قفل هاي مقايسه كننده مي شود. در اين رساله مبدل فلش همه منظوره، دقيق و فراپهن باند با رمزساز چند-بخشي در فناوري 18/0 ميكرومتر CMOS طراحي و شبيه سازي شده است. عدد شايستگي به دست آمده در شبيه سازي هاي مختلف با واحدpJ/conversion-step برابر است با: 317/0 در مبدل همه منظوره 6 بيتي و GHz5/1 با رمزساز متداول، 225/0 در مبدل همه منظوره 6 بيتي و GHz5/1 با رمزساز دو-بخشي، 186/0 در مبدل همه منظوره 6 بيتي و GHz5/1 با رمزساز سه-بخشي، 146/0 در مبدل فراپهن باند 6 بيتي و GHz3/2 با رمزساز سه-بخشي و 257/0 در مبدل دقيق 8 بيتي و GHz5/1 با رمزساز سه-بخشي كه كارايي چشمگير رمزساز ابداعي را درمشخصه هاي اصلي فلش بديهي مي سازد. اكثر شبيه سازي هاي ياد شده به كمك نرم افزار HSPICE انجام شده است و تنها براي شبيه سازي شماتيك و پس از جانمايي مبدل 6 بيتي و GHz5/1 با رمزساز سه-بخشي از نرم افزار CADENCE استفاده شده است. واژه‌هاي كليدي: مبدل آنالوگ به ديجيتال، فلش، رمزساز چند-بخشي، منطق حالت جريان، توان مصرفي كم، مالتي پلكسر.

1398/03/22

Design and simulation of low power MCML Flash ADC versions of general purpse, high frequency and high resolution

4/13/2020 12:00:00 AM

Abstract: The flash analog-to-digital converter (ADC) is known as the leader type of ADCs in terms of speed. However, as the major weakness, it suffers from both large required chip area and power consumption that are exponentially increased with the resolution. To solve this problem, in this thesis, the novel greatly effective method of multi-segment encoding is introduced. In this method, a (2N-1)-to-N encoder is replaced by m numbers of (2Lm-1)-to-Lm ones. Each segment of multi-segment encoder, produces some of the bits of the ADC and finally a Latch bank, latches all of the bits. Both the number of inputs and outputs of each segment of the proposed encoder are fewer than the number of them in a conventional encoder. Hence, to remove the bubble errors and metastability, the complicated algorithms which increase power consumption and required chip area and decrease the speed, aren’t needed. So the structure of the proposed encoder especially in high-resolution and high-speed flash ADC is simpler and the FOM is better than other artworks. Also, the more segments in the multi-segment encoder would lead to its higher efficiency. In addition, by increasing the segments of the proposed encoder, the number and power consumption of the comparators latchs are decreased. In this thesis, a general-purpose, a high precise and an ultra-wideband flash ADC with a multi-segment encoder are designed and simulated in TSMC 0.18 µm CMOS technology. The FOM results of simulations are as follows (the reported FOMs are based on pJ/conversion-step): 0.317 in a 6-bit 1.5GS/s general-purpose flash ADC with a conventional encoder, 0.225 in a 6-bit 1.5GS/s general-purpose flash ADC with two-segment encoder, 0.186 in a 6-bit 1.5GS/s general-purpose flash ADC with three-segment encoder, 0.146 in a 6-bit 2.3GS/s ultra-wideband flash ADC with three-segment encoder and 0.257 in a 8-bit 1.5GS/ precise flash ADC with three-segment encoder. Therefore, impressive efficiency of the multi-segment encoder in operation of the flash ADC is confirmed. Most of the stated simulations are done with HSPICE while CADENCE is used just for shematic and post-layout simulations in a 6-bit 1.5GS/s general-purpose flash ADC with three-segment encoder. Keywords: ADC, Flash, Low power, Multi-segment encoder, MCML, Multiplexer.