21165

۲۱۱۶۵

يك واحد محاسبه كارامد در پردازنده‌هاي نهفته با بهره‌گيري از محاسبات تصادفي

كارشناسي ارشد

معماري سيستم هاي كامپيوتري

۱۳۹۶-۱۳۹۸

۱۳۹۸/۶/۲۵

دكتر مهدي فاضلي - دكتر حاكم بيت الهي

دكتر محمد حسن نجفي

كامپيوتر

رويكرد محاسبات تصادفي در ابتداي دهه 1960 به‌عنوان يك جايگزين كم‌هزينه براي انجام محاسبات دودويي وزن‌دار پيشنهاد شد. اين رويكرد، ازآنجاكه داده‌ها را به شكل دنباله‌هاي بيتي نمايش داده و پردازش مي‌كند رويكردي منحصربه‌فرد است. رويكرد محاسبات تصادفي داراي واحدهاي پردازشي با پيچيدگي پايين و هم‌چنين توان مصرفي كم است. به‌عنوان‌مثال، ضرب دو عدد در روش محاسبات تصادفي با استفاده از يك دروازه منطقي AND انجام مي‌شود و جمع دو عدد با استفاده از يك تسهيم كننده صورت مي‌پذيرد. عليرغم مزيت‌هاي اشاره‌شده و همچنين تحمل‌پذيري خطاي ذاتي، اين روش به علت زمان پردازش نسبتاً طولاني براي دقت‌هاي بالا در پردازش، داراي انرژي مصرفي بالايي بوده و به‌كارگيري آن در برخي شرايط غيرعملي خواهد بود؛ اما پيشرفت‌هاي جديد فنّاوري در حوزه‌هاي مختلف نظير شبكه‌هاي عصبي مصنوعي، پردازش تصوير و پردازش سيگنال امكان انجام پردازش غيردقيق براي به دست آوردن بهره ‌وري بيشتر در ديگر پارامترهاي طراحي نظير مساحت اشغال‌شده توسط مدار، مصرف توان و سرعت پردازش را فراهم مي‌سازد. امروزه توجهي فزاينده به منطق فازي و كاربردهاي آن وجود دارد. طراحي كارآمد سخت‌افزار استنتاج فازي، راه‌حلي مناسب براي كاربردهايي همانند يادگيري ماشين است كه نياز به كارايي بالا دارند. با توجه به اين‌كه متغيرهاي فازي داراي ارزش حقيقي در بازه¬ي ]1و0[ هستند، اين تحقيق مفهوم پردازش بر مبناي دنباله‌هاي بيتي يگاني را براي كاربرد كنترل‌كننده فازي پيشنهاد مي‌كند. براي كاهش مشكل پردازش نسبتاً طولاني، اين تحقيق ايده‌اي ارائه مي‌دهد كه زمان پردازش و درنتيجه آن انرژي مصرفي مدار را كاهش مي‌دهد، درحالي‌كه عدم دقت در پردازش وجود ندارد. نتايج شبيه‌سازي و سنتز سخت‌افزاري نشان‌دهنده 82% صرفه‌جويي در مساحت اشغال‌شده توسط مدار، 46% كاهش در توان مصرفي مدار و 67% بهبود در انرژي مصرفي مدار پيشنهادشده نسبت به پياده‌سازي با روش پردازش دودويي وزن‌دار در سيستم استنتاج فازي با تعداد 81 قانون است.

1398/07/18

An efficient computation module for embedded processors using stochastic computing

9/15/2020 12:00:00 AM

Stochastic computing (SC) proposed in the early of 1960s as a low-cost alternative to weighted binary radix (WBR) processing. This approach is "unique" since it treats data in the form of bit-streams. SC has simple processing units and consumes low power. For instance, the multiplication of two numbers in the SC is performed using a single AND gate, and the sum of two numbers is made using a two-to-one Multiplexer. In spite of the mentioned advantages, as well as inherent error-resilient, SC has high energy consumption due to the relatively long processing time in the high precisions. So this approach, in some circumstances is impractical. However, recent technological achievements in various fields of studies, including artificial neural networks (ANNs), image processing and signal processing, provide the possibility of inaccurate processing to gain more efficiency in the other design parameters like area occupied by the circuit and power consumption. Nowadays, there is growing attention to the theory of Fuzzy-logic and its applications. An efficient design of fuzzy-inference hardware becomes the only solution in many high-performance applications like machine learning. Since fuzzy variables have real values in [0,1] interval, this dissertation proposes to apply the concept of processing in unary bit-streams into the fuzzy-logic controllers. This work proposes an idea to tackle the long processing time, which significantly reduces the latency at no accuracy loss. In the case of implementing a fuzzy-inference engine with 81 fuzzy-inference rules, the proposed architecture provides up to 82% savings in the hardware area, 46% reduction in the power consumption, and 67% saving in the energy consumption compared to the traditional weighted binary implementation.