-
شماره ركورد
22736
-
پديد آورنده
عليرضا نجفي خوزاني
-
عنوان
پياده سازي شكل دهيپرتو صوتي با آرايه هاي ميكروفوني
-
مقطع تحصيلي
كارشناسي ارشد
-
رشته تحصيلي
سيستم هاي الكترونيك ديجيتال
-
سال تحصيل
1397
-
تاريخ دفاع
1399/07/22
-
استاد راهنما
دكتر ستار ميرزاكوچكي
-
دانشكده
برق
-
چكيده
در طول دهه هاي اخير، بسياري از سيستم هاي متشكل از آرايه هايي از ميكروفون ها، براي رسيدن به كيفيت مورد نياز كاربردهاي صوتي، توسعه يافته اند. چنين آرايه هاي ميكروفوني، سيستم هاي دريافت كننده صوت هستند كه كه با استفاده از چندين ميكروفون از رشته صدا در مكان هاي مختلف نمونه برداري مي-كنند. از FPGAها براي مديريت نمونه هاي داده شنيداري و انجام عمليات پردازش سيگنال مانند فيلترينگ يا شكل¬دهي¬پرتو استفاده مي شود كه منجر به معماري بهينه اي مي گردد كه پاسخ گوي بيشترين تقاضاي محاسباتي، توان و بازدهي براي كاربردهاي آكوستيك مي باشد. در اين پايان نامه، پس از بررسي هاي لازم، الگوريتم تاخير و جمع در حوزه فركانس براي شنود گفتار انسان به صورت زمان واقعي به طور كامل بر روي FPGA پياده سازي مي شود. اين پياده سازي بر روي برد Xilinx Kintex-UltraScale KCU105 انجام گرفته كه حدود 12 درصد LUT، 11 درصد Flip Flop، 33 درصد RAM و 2 درصد DSP48 از منابع موجود در هسته XCKU040-2FFVA1156E را مصرف كرده است.
-
تاريخ ورود اطلاعات
1399/08/12
-
عنوان به انگليسي
Implementation of Acoustic Beamforming with Microphone Arrays
-
تاريخ بهره برداري
10/13/2020 12:00:00 AM
-
دانشجوي وارد كننده اطلاعات
عليرضا نجفي خوزاني
-
چكيده به لاتين
In recent decades, many systems consisting of microphones arrays have been developed to achieve the quality required for audio applications. Such microphone arrays are sound-receiving systems that use multiple microphones to sample sound at different locations. FPGAs are used to manage audio data samples and perform signal processing operations such as filtering or beamforming, resulting in an optimized architecture that meets the highest computational demand, power, and efficiency for acoustic applications. In this dissertation, after the necessary studies, the Delay & SUM algorithm in the frequency domain for real-time human speech listening is fully implemented on FPGA. This implementation was performed on the Xilinx Kintex-UltraScale KCU105 board, which consumed about 12% LUT, 11% Flip Flop, 33% RAM and 2% DSP48 from the resources in the XCKU040-2FFVA1156E kernel.
-
لينک به اين مدرک :